

УДК 621-314

DOI: 10.24160/1993-6982-2018-2-59-64

Исследование температурного поля и оптимизация топологии электрических соединений с целью улучшения показателей миниатюризации силовой интегральной схемы

П.А. Воронин, И.П. Воронин

Исследованы тепловые поля и распределенные паразитные элементы в структуре силовой интегральной схемы. При расчете трехмерного температурного поля предполагалось, что тепловыделяющие элементы интегральной схемы (кремниевые кристаллы) расположены на поверхности керамической платы в узлах квадратной решетки заданного размера. В процессе моделирования использовались различные вариации геометрических параметров кристаллов, слоев металлизации и шага решетки моделируемого теплового поля. Расчет распределения температуры в конструкции модуля вдоль вертикальной оси, проходящей через центр полупроводникового кристалла, показал, что основной перепад температуры между кристаллом и средой приходится на слои керамической платы и теплопроводящей пасты между базовым основанием модуля и охладителем. Анализ распределения температуры по поверхности кристалла подтвердил, что в периферийных областях кристалла температура существенно меньше, чем в центре. Площадь этих относительно холодных областей составляет около половины от общей площади кристалла. Установлено, что при конструировании модуля максимальный период элементарной ячейки может быть ограничен на уровне двукратного линейного размера кристалла. На основе проведенных расчетов определено оптимальное позиционирование полупроводниковых кристаллов на поверхности керамической платы силового модуля и топология их электрических соединений. Установлено, что оптимальное позиционирование кристаллов при минимизации температурного перегрева не соответствует оптимальному позиционированию с точки зрения паразитных элементов конструкции. По этой причине были взяты весовые коэффициенты, учитывающие доминирующее влияние того или иного фактора. Показано, что с ростом коммутируемой мощности целесообразно размещение полупроводниковых кристаллов на отдельных керамических платах.

Ключевые слова: силовой модуль, паразитные индуктивность и емкость, тепловое поле.

Для цитирования: Воронин П.А., Воронин И.П. Исследование температурного поля и оптимизация топологии электрических соединений с целью улучшения показателей миниатюризации силовой интегральной схемы // Вестник МЭИ. 2018. № 2. С. 59—64. DOI: 10.24160/1993-6982-2018-2-59-64.

Studying the Temperature Field in a Power Integrated Circuit and Optimizing the Topology of Its Electrical Connections for Improving Its Miniaturization Parameters

P.A. Voronin, I.P. Voronin

The thermal fields and distributed parasitic elements in the power integrated circuit (PIC) structure are investigated. The 3D temperature field of the PIC is calculated assuming that its heat-generating elements (silicon crystals) are located on the ceramic plate surface at the nodes of square lattice with a specified size. During the modeling, different geometric parameters of the crystals, metallization layers, and lattice spacing of the simulated thermal field were used. The temperature distribution in the module structure along the vertical axis passing through the semiconductor crystal center was calculated, and it has been found from the calculation results that the main temperature difference between the crystal and medium falls across the ceramic plate layer and the heat-conducting paste layer between the module base and cooler. The temperature distribution over the crystal surface was analyzed, and it has been confirmed from the analysis results that the temperature in the crystal peripheral regions is essentially lower than it is at the crystal center. The area of these relatively cold regions is about half the crystal total area. It has been concluded that in designing a module, its elementary cell's maximal period can be limited at a level corresponding to twice the crystal linear size.

The obtained calculation results made it possible to determine the optimal positions of placing the semiconductor crystals on the power module's ceramic plate surface and the topology of their electrical connections. It has been found that the optimal positioning of crystals according to the minimum temperature overheating criterion does not correspond to the optimal positioning in terms of minimizing parasitic structural elements. For this reason, weight coefficients taking into account the dominant influence of different factors were adopted. It has been demonstrated that with increasing the switched power level, it becomes advisable to place semiconductor crystals on separate ceramic plates.

Key words: power module, stray inductance, stray capacitance, thermal field.

For citation: Voronin P.A., Voronin I.P. Studying the Temperature Field in a Power Integrated Circuit and Optimizing the Topology of Its Electrical Connections for Improving Its Miniaturization Parameters. MPEI Vestnik. 2018;2:59—64. (in Russian). DOI: 10.24160/1993-6982-2018-2-59-64.

Силовой полупроводниковый модуль (интегральная схема) — устройство, содержащее несколько полупроводниковых кристаллов, соединенных в определенной топологии (конфигурации), и обеспечивающее раздельное протекание электрической и тепловой энергии.

При разработке многокристалльных модулей с повышенной степенью интеграции возникает целый ряд задач и вопросов:

- какие топологии силовых схем целесообразно размещать на единой керамической плате;
- каково при этом взаимное электромагнитное и температурное влияние отдельных элементов и узлов схемы друг на друга;
- какие дополнительные паразитные компоненты топологических соединений образуются в многокристалльной схеме.

Рассмотрены проблемы, встающие при разработке интегральной силовой схемы, и пути их решения.

Конструкция силового интегрального модуля

Силовой модуль паяной конструкции [1] показан на рис. 1. Полупроводниковые кристаллы с помощью пайки размещаются на медное основание керамической платы. Материалы керамических плат — оксид алюминия Al_2O_3 , либо нитрид алюминия AlN , которые наилучшим образом обеспечивают высокое напряжение изоляции при минимальных значениях переходных тепловых сопротивлений. Толщина применяемой керамики в зависимости от требований к изделию варьируется в диапазоне от 0,25 до 1 мм.




Рис. 1. Силовой модуль паяной конструкции:

1 — припой; 2 — полупроводниковые кристаллы; 3 — ультразвуковая сварка; 4 — проволока; 5, 6 — керамическая и базовая платы; 7 — термопаста; 8 — радиатор

Керамическая плата с обеих сторон покрыта слоями медной фольги. Медный слой керамики должен иметь толщину, достаточную для работы с токами не менее 50 А и напряжениями 1...4 кВ. С этой целью металлизацию керамической платы выполняют с помощью технологической пайки эвтектическим сплавом или DBC-процесса (Direct Bonded Copper). Толщина медного покрытия при этом — 150...500 мкм.

Верхний металлизированный слой образует топологию электрических соединений схемы модуля и со-

держит ряд контактных площадок, с которыми методом ультразвуковой сварки при помощи алюминиевой проволоки соединены контактные площадки силовых и управляющих выводов на поверхности полупроводниковых кристаллов.

Нижний металлизированный слой сплошной и служит для соединения керамической платы с базовым основанием толщиной 3...5 мм, изготовленным из меди или матричных композитных материалов.

Конструкция готового силового модуля основанием (базовой платой) присоединяется к радиатору или охладителю, при этом зазор между основанием и радиатором заполняется теплопроводящей пастой, обеспечивающий оптимальный тепловой контакт.

Одной из распространенных топологий современных силовых модулей является схема полумоста [2]. Она считается базовой для создания целого ряда модульных разработок: однофазных мостовых схем, прерывателей тока верхнего и нижнего уровней, трехфазных мостовых схем и трехфазных схем с дополнительным ключом и др.

Рассмотрим задачу оптимального позиционирования полупроводниковых кристаллов, образующих схему полумоста, на общей керамической подложке. Решение задачи базируется на численном расчете температурного поля и распределенных полей паразитных компонентов интегральной конструкции. При расчетах использовалась методика, представленная в [3, 4], применительно к параметрам интегральных конструкций силовых модулей отечественной разработки: двухуровневых полумостов типа М2ТКИ-100-12 и трехуровневых полумостов типа МЛЗУ-2Д4ТКИ-100-20, выпускаемых ПАО «НПО «Энергомодуль» (г. Краснознаменск).

Численные значения основных геометрических параметров

Толщина кремниевого чипа, мкм	200
Ширина кремниевого чипа, мм	10
Толщина верхней металлизации платы DBC, мкм	300
Ширина верхней металлизации платы DBC, мм	2...60
Толщина керамики Al_2O_3 , мкм	300
Ширина керамики Al_2O_3 , мм	2...60
Толщина нижней металлизации платы DBC, мкм	400
Толщина базовой платы модуля, мм	3,0
Толщина термопасты, мкм	50
Толщина охладителя, мм	3,0

Значения теплофизических параметров для материалов, входящих в состав модуля, приведены в таблице.

Теплофизические параметры материалов, входящих в состав модуля

Материал	Плотность, ρ , кг/м ³	Удельная теплопроводность λ , Вт/м·°С	Удельная теплоемкость C , Дж/кг
Кремний	2330	150	700
Медь	8960	400	390
Керамика Al_2O_3	3900	24	2700
Термопаста	2700	0,8	500

Температурное поле силового интегрального модуля

Кристаллы транзисторов и диодов, коммутирующие токи внутри силового модуля, являются источниками тепла, в которое преобразуется рассеиваемая в них энергия. Средняя мощность P_0 , рассеиваемая каждым кристаллом, составляет 150 Вт. Выбранная величина P_0 соответствует порядку суммарных потерь мощности для ключевых транзисторов с параметрами напряжения и тока 1200 В/100 А, применяемых в преобразователях электроэнергии мощностью 20...50 кВт. При расчете трехмерного температурного поля полагали, что оба тепловыделяющих элемента (кремниевые кристаллы) расположены на поверхности DBC-платы в узлах квадратной решетки размером W_B . В процессе моделирования использовали различные вариации геометрических размеров кристалла W_{Si} , слоя металлизации W_{Cu} и параметра W_B .

Рассмотрим картину установившегося теплового поля в силовом модуле в направлении основных координат.

Распределение температуры в конструкции модуля вдоль оси z , проходящей через центр полупроводникового кристалла, приведено на рис. 2.

Полученные данные показывают, что почти 80 % перепада температуры между кристаллом и средой приходится на керамический слой DBC-платы и слой теплопроводящей пасты между базовым основанием модуля и охладителем.

Распределение относительной температуры по поверхности кристалла вдоль осевого ($x, 0$) и диагонального (x, y) направлений продемонстрировано на рис. 3.




Рис. 2. Распределение температуры в конструкции модуля вдоль оси z




Рис. 3. Распределение относительной температуры по поверхности кристалла

Как показывают расчеты, в периферийных областях кристалла температура существенно меньше, чем в центре. Площадь относительно холодных областей составляет около половины от общей площади кристалла.

Если геометрические размеры решетки W_B и слоя металлизации W_{Cu} значительно превосходят величину параметра W_{Si} , то выделяющееся в кристалле тепло отводится не только перпендикулярно поверхности, но и по всем другим направлениям, аналогично действию точечного источника тепла. На рис. 4 изображена зависимость нормированной температуры в центральной точке кристалла от отношения W_B/W_{Si} при фиксированном размере W_{Si} , демонстрирующая снижение перегрева кристалла с ростом параметра W_B от точки максимума при условии $W_B = W_{Si}$.




Рис. 4. Снижение температуры в центральной точке кристалла с ростом параметра W_B

При росте относительной величины $W_B/W_{Si} \geq (2...3)$, температурная зависимость становится очень слабой. Фактически это означает, что при конструировании модуля максимальный период элементарной ячейки может быть ограничен на уровне двукратного линейного размера кристалла.

Влияние размера верхнего слоя металлизации W_{Cu} на перегрев центральной точки кристалла в качественном отношении аналогично предыдущему случаю, однако количественный результат этого эффекта значительно меньше. Как следует из графика рис. 5 перегрев кристалла уменьшается не более чем на 4 %, при увеличении W_{Cu}/W_{Si} от 1 до бесконечности.




Рис. 5. Снижение температуры в центральной точке кристалла с ростом параметра W_{Cu}

При расчете двумерного температурного поля $T(x, y)$ нижнее основание (коллектор) первого полупроводни-

кового кристалла располагалось на металлизированной поверхности, связанной с положительной шиной питания схемы полумоста, в левом верхнем углу керамической платы. Положение первого кристалла — фиксировано.

Нижнее основание второго кристалла базировалось на металлизированной поверхности, связанной со средней точкой фазы (Ф) полумоста. Положение второго кристалла варьировалось с заданным шагом в двумерном пространстве (x, y) по поверхности металлизированного слоя. Контактные площадки верхней поверхности кристаллов (эмиттеры) посредством алюминиевой проволоки соединяли с металлизированными поверхностями, связанными с точкой фазы (y первого кристалла) и отрицательной шиной питания (y второго кристалла) (рис. 6, а).

С учетом выводов, сформулированных по результатам расчета трехмерного температурного поля, линейный размер металлизированной площадки первого кристалла (с фиксированным положением) равен 12 мм. Это минимально необходимая величина для размещения полупроводникового кристалла с заданным линейным размером 10 мм. Линейные размеры периода решетки керамической платы и металлизированной площадки для второго кристалла выбирали величиной 25 мм, примерно с двукратным запасом относительно линейных размеров кристалла, минимально необходимым для снижения температуры его перегрева.

Двумерная картина температурного поля $T(x, y)$ вдоль металлизированной поверхности, по которой варьировалось положение второго кристалла, показана на рис. 6, б.

Белым квадратом на диаграмме показано оптимальное положение второго кристалла, соответствующее минимальной температуре перегрева его центральной точки $T_0 = 60$ °С. При перемещении второго кристалла в сторону любой из внешних границ металлизирован-




Рис. 6. Топологическое размещение полупроводниковых кристаллов:

а — схема полумоста на металлизированной поверхности керамической платы; б — двумерное температурное поле на поверхности платы

ной поверхности керамической подложки, условия теплоотвода ухудшаются, и температура перегрева кристалла увеличивается, достигая максимальных значений на краях порядка $T_0 = 90...120$ °С.

Распределенное поле паразитных компонентов схемы

Оптимизация температурного поля интегральной схемы является необходимым, но недостаточным условием ее надежной работы. Следует учитывать наличие паразитных компонентов схемы, влияющих на динамику ее работы [5, 6].

Энергия, запасаемая в паразитных индуктивных элементах схемы пропорциональна квадрату тока нагрузки. Она способна вызывать большие перенапряжения в процессе коммутации и нарушать работоспособность схемы. Поэтому для силовых интегральных схем с большими рабочими токами задача уменьшения распределенной паразитной индуктивности особенно актуальна. С увеличением частотного диапазона работы схемы пропорционально возрастает мощность потерь, связанная с разрядом паразитных выходных емкостей полупроводниковых элементов, вызывающая их дополнительный перегрев, что в конечном итоге приводит к ограничению рабочей частоты. Стоит учитывать совместное влияние паразитных индуктивностей и емкостей, приводящее к образованию высокочастотных паразитных LC-контуров, помехи которых могут вызывать сбои при управлении работой схемы [7].

В дополнение к температурному полю для различной пространственной ориентации второго полупроводникового кристалла были рассчитаны следующие двумерные поля:

- распределенных паразитных индуктивностей для токовых дорожек верхнего металлизированного слоя керамики (рис. 7, а);
- паразитных индуктивностей проволочных соединений с контактной площадкой эмиттера (рис. 7, б);
- паразитной емкости, образованной верхней металлизированной поверхностью, керамической платой и медным базовым основанием модуля (рис. 7, в).

На всех представленных изображениях рис. 7 $L_{S1}(x, y)$, $L_{S2}(x, y)$ и $C_S(x, y)$ белым квадратом показано геометрическое положение кристалла с наименьшим значением паразитного компонента $L_{S1} = 2...3$ нГн, $L_{S2} = 4...8$ нГн и $C_S = 50...80$ пФ. Стрелки указывают допустимое направление смещения позиции кристалла, не приводящее к росту величины паразитной компоненты.

Сравнение результатов расчета двумерного температурного поля (см. рис. 6, б) с двумерными полями распределенных паразитных компонентов (рис. 7) приводит к выводу, что оптимальная геометрическая позиция второго кристалла, с точки зрения минимального температурного перегрева, совершенно не является таковой, с точки зрения паразитных элементов конструкции. По этой причине следует использовать весовые




Рис. 7. Двумерные поля паразитных компонентов интегральной схемы:

a, б — распределенные паразитные индуктивности токовых дорожек и проволочных соединений; *в* — распределенная паразитная емкость

коэффициенты, учитывающие доминирующее влияние того или иного фактора [3].

Для силовых кристаллов с коммутируемой мощностью от 100 до 500 кВт наиболее актуальна минимизация распределенной паразитной индуктивности в контурах коммутации [8]. Оптимальное позиционирование второго кристалла при относительно высоких весовых коэффициентах индуктивных параметров $L_{S1}(x, y)$, $L_{S2}(x, y)$ величиной 0,4 и пониженных весовых коэффициентах температурного и емкостного полей величиной 0,1 показано на рис. 8, *a*.

Данная конфигурация имеет следующие показатели: $T_0 = 80\text{ }^\circ\text{C}$, $L_{S1} = 2\text{ нГн}$, $L_{S2} = 4\text{ нГн}$ и $C_S = 150\text{ пФ}$. Разработанная топология позиционирования полупроводниковых кристаллов, обеспечивающая минимальные значения паразитных элементов, нашла практическое применение в двухуровневых отечественных силовых модулях типа М2ТКИ–100–12, М4ТКИ–100–12 и М6ТКИ–100–12 (ПАО «НПО «Энергомодуль»), выполненных по схемам полумоста, однофазного и трехфазного мостов, соответственно.

Для силовых кристаллов с повышенной коммутируемой мощностью свыше 500 кВт наиболее актуальным является минимизация их температурного перегрева. Поскольку оптимальное температурное позиционирование второго кристалла (рис. 8, *б*) приводит к возрастанию величины паразитных компонентов схемы, наиболее рациональным решением представляется создание схемы полумоста на двух силовых кристаллах, размещенных ближе к центральной части разделенных керамических подложек, которые затем присоединяются к общему базовому основанию (рис. 8, *б*).

Электрические соединения между данными автономными платами сделаны на основе полосковых шин с минимальной паразитной индуктивностью, а уменьшение паразитных емкостей обеспечено за счет минимизации площади медной контактной площадки для вывода средней точки (точки фазы Ф) [9].




Рис. 8. Оптимальное позиционирование полупроводниковых кристаллов в схеме полумоста при минимальных паразитной индуктивности соединений (*a*) и температуре перегрева (*б*)

Представленное решение нашло практическое применение в опытной партии трехуровневых силовых модулей с повышенной коммутируемой мощностью типа МЛЗУ–2Д4ТКИ–100–20 (ПАО «НПО «Энергомодуль») [10].

Таким образом, оптимальное геометрическое позиционирование полупроводниковых кристаллов силового модуля, с точки зрения минимального температурного перегрева, не является таковым, с точки зрения снижения паразитных элементов конструкции.

Для минимизации паразитных элементов силового модуля с коммутируемой мощностью 100...500 кВт полупроводниковые кристаллы следует размещать на об-

щей керамической плате (рис. 8, а), при этом геометрические размеры периода решетки керамической платы и ее металлизированных площадок следует выбирать с двукратным запасом относительно линейного размера позиционируемых кристаллов, что необходимо для эффективного снижения температуры перегрева.

Для минимизации температурного перегрева силового модуля с повышенной коммутируемой мощностью свыше 500 кВт силовые кристаллы следует располагать как можно ближе к центральной части отдельных керамических плат, присоединенных к общему базовому основанию (рис. 8, б). Электрические соединения между платами должны быть выполнены на основе полосковых шин с минимальной паразитной индуктивностью, а уменьшение паразитной емкости обеспечено минимизацией площади медной контактной площадки для вывода средней точки модуля.

Работа выполнена при поддержке РФФИ (проект № 18-07-00317).

Литература

1. **Воронин П.А.** Силовые полупроводниковые ключи: семейства, характеристики, применение. М.: ДМК Пресс, 2015.
2. **Bahman A.S., Blaabjerg F., Dutta A., Mantooth A.** Electrical Parasitics and Thermal Modeling for Optimized Layout Design of High Power SiC Modules // IEEE Appl. Power Electronics Conf. and Exposition. Long Beach (USA), 2016. Pp. 3012—3019.
3. **Muehlfeld O., Fuchs F.** Comprehensive Optimization Method for Thermal Properties and Parasitics in Power Modules // IEEE Trans. Power Electronics. 2010. V. 25. Pp. 2266—2271.
4. **Muehlfeld O., Fuchs F.** Design Strategies for Stray Inductance Optimized Wire-bond Power Modules // Proc. Intern. Exhibition and Conf. Power Electronics, Intelligent Motion and Power Quality. Nuremberg, 2010. Pp. 244—248.
5. **Callegaro A.D. e. a.** Bus Bar Design for High-power Inverters // IEEE Trans. Power Electron. 2018. V. 33. No. 3. Pp. 2354—2367.
6. **Zhang N., Wang S., Zhao H.** Develop Parasitic Inductance Model for the Planar Bus Bar of an IGBT H-bridge in a Power Inverter // IEEE Trans. Power Electron. 2015. V. 30 (12). Pp. 6924—6933.
7. **Foerster S., Lindemann A.** Combined Optimization of Thermal Behavior and Electrical Parasitics in Power Semiconductor Components // Proc. 13th European Conf. Power Electronics and Appl. 2009. Pp. 1—10.
8. **Caponet M.C., Profumo F., De Doncker R., Tenconi A.** Low Stray Inductance Busbar Design and Construction for Good EMC Performance in Power Electronic Circuits // IEEE Trans on Power Electron. 2004. V. 17 (2). Pp. 225—231.
9. **Botgatin E.** Design Rules for Microstrip Capacitance // IEEE Trans Components, Hybrids, and Manufacturing Technol. 1988. V. 11. Pp. 253—259.
10. **Воронин И.П.** Интегральный силовой модуль IGBT для трехуровневых инверторов напряжения с повышенной эффективностью преобразования электроэнергии // Силовая электроника. 2013. № 6. С. 20—26.

References

1. **Voronin P.A.** Silovye Poluprovodnikovye Klyuchi: Semeystva, Kharakteristiki, Primenenie. M.: DMK Press, 2015. (in Russian).
2. **Bahman A.S., Blaabjerg F., Dutta A., Mantooth A.** Electrical Parasitics and Thermal Modeling for Optimized Layout Design of High Power SiC Modules. IEEE Appl. Power Electronics Conf. and Exposition. Long Beach (USA), 2016:3012—3019.
3. **Muehlfeld O., Fuchs F.** Comprehensive Optimization Method for Thermal Properties and Parasitics in Power Modules. IEEE Trans. Power Electronics. 2010;25:2266—2271.
4. **Muehlfeld O., Fuchs F.** Design Strategies for Stray Inductance Optimized Wire-bond Power Modules. Proc. Intern. Exhibition and Conf. Power Electronics, Intelligent Motion and Power Quality. Nuremberg, 2010:244—248.
5. **Callegaro A.D. e. a.** Bus Bar Design for High-power Inverters. IEEE Trans. Power Electron. 2018;33;3:2354—2367.
6. **Zhang N., Wang S., Zhao H.** Develop Parasitic Inductance Model for the Planar Bus Bar of an IGBT H-bridge in a Power Inverter. IEEE Trans. Power Electron. 2015;30 (12):6924—6933.
7. **Foerster S., Lindemann A.** Combined Optimization of Thermal Behavior and Electrical Parasitics in Power Semiconductor Components. Proc. 13th European Conf. Power Electronics and Appl. 2009:1—10.
8. **Caponet M.C., Profumo F., De Doncker R., Tenconi A.** Low Stray Inductance Busbar Design and Construction for Good EMC Performance in Power Electronic Circuits. IEEE Trans on Power Electron. 2004;17 (2):225—231.
9. **Botgatin E.** Design Rules for Microstrip Capacitance. IEEE Trans Components, Hybrids, and Manufacturing Technol. 1988;11:253—259.
10. **Voronin I.P.** Integral'nyy Silovoy Modul' IGBT dlya Trekhurovnevnykh Invertorov Napryazheniya s Povyshennoy Effektivnost'yu Preobrazovaniya Elektroenergii. Silovaya Elektronika. 2013;6:20—26. (in Russian).

Сведения об авторах

Воронин Павел Анатольевич — кандидат технических наук, доцент кафедры промышленной электроники НИУ «МЭИ», e-mail: voroninpa@list.ru

Воронин Игорь Павлович — кандидат технических наук, доцент кафедры промышленной электроники НИУ «МЭИ», e-mail: phd.voronin@gmail.com

Information about authors

Voronin Pavel A. — Ph.D. (Techn.), Assistant Professor of Industrial Electronics Dept., NRU MPEI, e-mail: voroninpa@list.ru

Voronin Igor P. — Ph.D. (Techn.), Assistant Professor of Industrial Electronics Dept., NRU MPEI, e-mail: phd.voronin@gmail.com

Статья поступила в редакцию 20.03.2017